

SEMICONDUCTOR MEMORY

Patent Number:

JP2001126487

Publication date:

2001-05-11

Inventor(s):

AKAI KIYOTAKA

Applicant(s):

MITSUBISHI ELECTRIC CORP

Requested Patent:

☐ JP2001126487

Application Number: JP19990302441 19991025

Priority Number(s):

IPC Classification:

G11C11/417

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor memory in which both margins of a data setup time and a data holding time can be sufficiently enlarged.

SOLUTION: In a SRAM, a timing generator 20 generates a signal WDL which rises to a 'H' level responding to a transition point of write-in data DI and falls to a 'L' level before an external control signal /ME rises to a 'H' level. An input buffer 11 makes transmit the write-in data DI to a data bus DB only for a period of a 'H' level of the signal WDL. As a margin Tsm of a data setup time and margin Thm of a data holding time can be set independently, both of Tsm and Thm can be enlarged.

Data supplied from the esp@cenet database - I2

(19)日本國特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-126487 (P2001-126487A)

(43)公開日 平成13年5月11日(2001.5.11)

(51) Int.Cl.7

識別記号

FΙ

テーマコート (参考)

G11C 11/417

G 1 1 C 11/34

305

5B015

審査請求 未請求 請求項の数7 〇L (全 17 頁)

<i>(</i> 21)	ш	南·城	ᄪ

特願平11-302441

(22)出顧日

平成11年10月25日(1999, 10, 25)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 赤井 清恭

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100064746

弁理士 深見 久郎 (外4名)

Fターム(参考) 5B015 JJ11 JJ24 KB32 KB35 KB36


KB85 KB86 KB87 QQ18

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【課題】 データセットアップ時間とデータホールド時 間の両方のマージンを十分に大きくすることが可能な半 導体記憶装置を提供する。

【解決手段】 SRAMにおいて、タイミングジェネレ ータ20は、書込データDIの遷移点に応答して「H」 レベルに立上がり、外部制御信号/WEが「H」レベル に立上がる前に「L」レベルに立下がる信号WDLを生 成する。入力バッファ11は、信号WDLが「H」レベ ルの期間だけ書込データDIをデータバスDBに伝達さ せる。データセットアップ時間のマージンTsmとデー タホールド時間のマージンThmを別々に設定できるの で、TsmとThmの両方を大きくすることができる。



【特許請求の範囲】

【請求項1】 外部制御信号に従って外部データをデータバスに取込む半導体記憶装置であって、

前記外部制御信号の前縁または前記外部データの遷移点に応答して第1の制御信号の前縁を出力し、前記外部制御信号の後縁が入力される前に前記第1の制御の信号の後縁を出力する制御信号発生回路、および前記第1の制御信号の前縁が出力されてから後縁が出力されるまでの期間に前記外部データを前記データバスに伝達させる入力バッファを備える、半導体記憶装置。

【請求項2】 前記制御信号発生回路は、

前記外部制御信号の前縁または前記外部データの遷移点 に応答して第1の信号の前縁を出力し、予め定められた 第1の時間の経過後に前記第1の信号の後縁を出力する 第1の信号発生回路、

前記外部制御信号の前縁または前記外部データの遷移点に応答して第2の信号の前縁を出力し、前記第1の時間よりも長い予め定められた第2の時間の経過後に前記第2の信号の後縁を出力する第2の信号発生回路、および前記第1の信号の後縁に応答して前記第1の制御信号の前縁を出力し、前記第2の信号の後縁に応答して前記第1の制御信号の後縁を出力する第3の信号発生回路を含む、請求項1に記載の半導体記憶装置。

【請求項3】 前記制御信号発生回路は、

前記外部信号の前縁または前記外部データの遷移点に応答して第1の信号の前縁を出力し、予め定められた第1の時間の経過後に前記第1の信号の後縁を出力する信号発生回路、

前記信号発生回路から出力された第1の信号の後縁を予め定められた第2の時間だけ遅延させて第2の信号を生成する第1の遅延回路、および前記第1の遅延回路で生成された第2の信号の前縁を予め定められた第3の時間だけ遅延させて前記第1の制御信号を生成する第2の遅延回路を含む、請求項1に記載の半導体記憶装置。

【請求項4】 前記入力バッファは、前記外部データを 予め定められた時間だけ遅延させて前記データバスに伝 達させる、請求項1から請求項3のいずれかに記載の半 導体記憶装置。

【請求項5】 さらに、前記データバスに接続され、前記第1の制御信号の後縁に応答して前記データバスのデータをラッチするラッチ回路を備える、請求項1から請求項4のいずれかに記載の半導体記憶装置。

【請求項6】 前記制御信号発生回路は、さらに、前記外部制御信号の前縁または前記外部データの遷移点に応答して第2の制御信号の前縁を出力し、前記第1の制御信号の後縁よりも先に前記第2の制御信号の後縁を出力し、

さらに、前記データバスに接続され、前記第2の制御信号の後縁に応答して前記データバスのデータをラッチするラッチ回路を備える、請求項1から請求項4のいずれ

かに記載の半導体記憶装置。

【請求項7】 前記データバスは、データの書込に用いられるライトデータバスであり、

さらに、データの読出に用いられるリードデータバスを 備える、請求項1から請求項6のいずれかに記載の半導 体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は半導体記憶装置に 関し、特に、外部制御信号に従って外部データをデータ バスに取込む半導体記憶装置に関する。

[0002]

【従来の技術】図19は、従来のスタティックランダム アクセスメモリ(以下、SRAMと称す)の入力バッフ ァ150の構成を示す回路ブロック図である。図19に おいて、この入力バッファ150は、NORゲート15 1, 152、インバータ153~158、ボウスディレ イ回路159、NANDゲート160、PチャネルMO Sトランジスタ161およびNチャネルMOSトランジ スタ162を含む。NORゲート151は、書込データ DIおよび信号/WEi2を受け、その出力信号がイン バータ151~155、ボウスディレイ回路159およ びインバータ156、157によって遅延されて信号の fとなり、信号 of はNANDゲート160およびNO Rゲート152の一方入力ノードに入力される。インバ ータ155の出力信号は、ローカルデータ遷移検出回路 (以下、LDTD回路と称す) に与えられる。信号WE 1は、NANDゲート160の他方入力ノードに入力さ れるとともに、インバータ158を介してNORゲート 152の他方入力ノードに入力される。PチャネルMO Sトランジスタ161は、電源電位VCCのラインとデ ータバスDBとの間に接続され、そのゲートがNAND ゲート160の出力信号を受ける。NチャネルMOSト ランジスタ162は、接地電位GNDのラインとデータ バスDBとの間に接続され、そのゲートはNORゲート 152の出力信号を受ける。

【0003】信号/WEi2が活性化レベルの「L」レベルの期間は、NORゲート151は書込データDIに対してインバータとして動作する。信号WE1が活性化レベルの「H」レベルの期間は、NANDゲート160およびNORゲート152の各々はインバータ157の出力信号を「は対してインバータとして動作する。信号WE1は、図21に示すように、外部制御信号/WEの立下がりを遅延させた上で反転させた信号である。信号/WEi2は、外部制御信号/WEの立上がりを遅延させた信号である。信号/WEi2は、外部制御信号/WEの立上がりを遅延させた信号である。したがって、信号WE1が活性化レベルの「H」レベルになるのは、信号/WEi2が活性化レベルの「L」レベルである期間である。このため、信号WDLが「H」レベルであり、かつデータDIが

「H」レベルの期間は、PチャネルMOSトランジスタ

161が導通しNチャネルMOSトランジスタ162が 非導通になってデータバスDBが「H」レベルになる。 また、信号WDLが「H」レベルであり、かつデータD Iが「L」レベルの期間は、NチャネルMOSトランジ スタ162が導通し、PチャネルMOSトランジスタ1 61が非導通になってデータバスDBが「L」レベルに なる。

【0004】図20は、データバスDBのレベルをラッチするためのラッチ回路170の構成を示す回路図である。図20において、このラッチ回路170は、NORゲート171、インバータ172~175およびクロックドインバータ176、177を含み、クロックドインバータ176、177の各々はPチャネルMOSトランジスタ181、182およびNチャネルMOSトランジスタ183、184を含む。

【0005】MOSトランジスタ181~184は、電源電位VCCのラインと接地電位GNDのラインとの間に直列接続される。クロックドインバータ176のMOSトランジスタ182、183のゲートはその入力ノード176aに接続され、そのMOSトランジスタ182、183のドレインはその出力ノード176bに接続される。クロックドインバータ177のMOSトランジスタ182、183のゲートはその入力ノード177aに接続され、そのMOSトランジスタ182、183のドレインはその出力ノード177aに接続される。

【0006】NORゲート171は、信号WE1,RD L受け、その出力信号はインバータ172を介してクロックドインバータ176のNチャネルMOSトランジスタ184のゲートおよびクロックドインバータ177のPチャネルMOSトランジスタ181のゲートに入力されるとともに、インバータ172,173を介してクロックドインバータ176のPチャネルMOSトランジスタ181のゲートおよびクロックドインバータ177のNチャネルMOSトランジスタ184のゲートに入力される。

【0007】クロックドインバータ176の入力ノード176aとクロックドインバータ177の出力ノード177aとはともにデータバスDBに接続される。クロックドインバータ176の出力ノード176bは、クロックドインバータ177の入力ノード177aおよびインバータ174の入力ノードに接続される。インバータ174の出力ノードはインバータ175を介してクロックドインバータ177の入力ノード177aに接続される。

【0008】信号WE1またはRDLが「H」レベルの 期間は、クロックドインバータ176のMOSトランジ スタ181、184が導通してクロックドインバータ1 76が活性化されるとともに、クロックドインバータ1 77のMOSトランジスタ181、184が非導通になってクロックドインバータ177が非活性化される。こ れにより、データバスDBのレベルがクロックドインバータ176を介してインバータ174,175からなるラッチ回路に取込まれる。信号WDL,RDLが「し」レベルになると、クロックドインバータ176が非活性化されるとともにクロックドインバータ177が活性化され、インバータ174,175にラッチされたレベルがクロックドインバータ177を介してデータバスDBに与えられる。したがって、データバスDBは、信号WD1またはRDLが「L」レベルに立下がる際のレベルにラッチされる。

【0009】図21は、図19および図20に示したSRAMの書込動作を示すタイムチャートである。ある時刻に信号/WEが活性化レベルの「L」レベルに立下がると、まず信号/WEi2が活性化レベルの「L」レベルに立下がり、所定のフォールディレイ時間Tdf経過後に信号WE1が活性化レベルの「H」レベルに立上がる。これにより、入力バッファ150が活性化されて書込データDIがデータバスDBに伝達されるとともに、ラッチ回路170のクロックドインバータ176が活性化されてデータバスDBのレベルがラッチ回路170に取込まれる。書込データDIは、ボウスディレイ回路159のディレイ時間だけ遅延されてデータバスDBに伝達される。

【0010】信号/WEが非活性化レベルの「H」レベルに立上がると、信号WE1が非活性化レベルの「L」レベルに立下がり、所定のライズディレイ時間Tdr経過後に信号/WEi2が非活性化レベルの「H」レベルに立上がる。信号WEの立下がりエッジに応答して、書込データDIのデータバスDBへの入力が停止されるとともにデータバスDBのレベルがラッチ回路170によってラッチされる。

【0011】このように、このSRAMでは、入力バッファ150内にボウスディレイ回路159を設けることによりデータホールド時間のマージンThmを確保している。ここで、データホールド時間とは、外部制御信号/WEが非活性化レベルの「H」レベルに立上がった後に書込データDIを入力しておく必要がある時間をいう。このSRAMではデータホールド時間は0であり、外部制御信号/WEが非活性化レベルの「H」レベルになる時刻よりもボウスディレイ回路159のボウスディレイ時間Tdbだけ早い時刻に書込データの入力を停止してもデータ書込は正常に行なわれる。信号/WEが「H」レベルに立上がってからデータD、/Dの遷移点までの時間にボウスディレイ時間Tdbを加えた時間がデータホールド時間のマージンThmとなる。

【 O O 1 2 】また、データホールド時間と相反するスペックとしてデータセットアップ時間がある。データセットアップ時間とは、外部制御信号/WEが活性化レベルの「L」レベルである間に書込データD I を与えておく必要がある時間をいう。データバスD B のデータが正規

データDに切換わってから信号/WEが非活性化レベルの「H」レベルに立上がるまでの時間がセットアップ時間のマージンTsmとなる。

[0013]

【発明が解決しようとする課題】ところで、このSRA Mは低電源電圧から高電源電圧まで比較的広い電圧範囲で使用可能となっているが、ディレイ回路のディレイ時間は、図22に示すように、電源電圧が高くなるにしたがって短くなる。

【0014】このため、低電源電圧で図21の状態になるようにディレイ回路のディレイ時間を設定していても、高電源電圧では図23に示すようにディレイ時間が短くなり、データセットアップ時間のマージンTsmは大きくなるがデータホールド時間のマージンThmが小さくなってしまう。

【0015】逆に、高電源電圧で図21の状態になるようにディレイ回路のディレイ時間を設定していても、低電源電圧ではディレイ時間が長くなり、データホールド時間のマージンThmは大きくなるがデータセットアップ時間のマージンTsmは小さくなってしまう。

【0016】それゆえに、この発明の主たる目的は、データセットアップ時間とデータホールド時間の両方のマージンを十分に大きくすることが可能な半導体記憶装置を提供することである。

[0017]

【課題を解決するための手段】請求項1に係る発明は、外部制御信号に従って外部データをデータバスに取込む半導体記憶装置であって、外部制御信号の前縁または外部データの遷移点に応答して第1の制御信号の前縁を出力し、外部制御信号の後縁が入力される前に第1の制御の信号の後縁を出力する制御信号発生回路と、第1の制御信号の前縁が出力されてから後縁が出力されるまでの期間に外部データをデータバスに伝達させる入力バッファとを備えたものである。

【0018】請求項2に係る発明では、請求項1に係る発明の制御信号発生回路は、外部制御信号の前縁または外部データの遷移点に応答して第1の信号の前縁を出力し、予め定められた第1の時間の経過後に第1の信号の後縁を出力する第1の信号発生回路と、外部制御信号の前縁または外部データの遷移点に応答して第2の信号の前縁を出力し、第1の時間よりも長い予め定められた第2の時間の経過後に第2の信号の後縁に応答して第1の制御信号の前縁を出力し、第2の信号の後縁に応答して第1の制御信号の前縁を出力し、第2の信号の後縁に応答して第1の制御信号の後縁を出力する第3の信号発生回路とを含む。

【0019】請求項3に係る発明では、請求項1に係る 発明の制御信号発生回路は、外部信号の前縁または外部 データの遷移点に応答して第1の信号の前縁を出力し、 子め定められた第1の時間の経過後に第1の信号の後縁 を出力する信号発生回路と、信号発生回路から出力された第1の信号の後縁を予め定められた第2の時間だけ遅延させて第2の信号を生成する第1の遅延回路と、第1の遅延回路で生成された第2の信号の前縁を予め定められた第3の時間だけ遅延させて第1の制御信号を生成する第2の遅延回路とを含む。

【0020】請求項4に係る発明では、請求項1から3のいずれかに係る発明の入力バッファは、外部データを予め定められた時間だけ遅延させてデータバスに伝達させる。

【0021】請求項5に係る発明では、請求項1から4のいずれかに係る発明に、データバスに接続され、第1の制御信号の後縁に応答してデータバスのデータをラッチするラッチ回路がさらに設けられる。

【0022】請求項6に係る発明では、請求項1から4のいずれかに係る発明の制御信号発生回路は、さらに、外部制御信号の前縁または外部データの遷移点に応答して第2の制御信号の前縁を出力し、第1の制御信号の後縁よりも先に第2の制御信号の後縁を出力する。また、データバスに接続され、第2の制御信号の後縁に応答してデータバスのデータをラッチするラッチ回路がさらに設けられる。

【0023】請求項7に係る発明では、請求項1から6のいずれかに係る発明のデータバスは、データの書込に用いられるライトデータバスである。また、データの読出に用いられるリードデータバスがさらに設けられる。 【0024】

【発明の実施の形態】 [実施の形態1] 図1は、この発明の実施の形態1によるSRAMの全体構成を示すプロック図である。図1において、このSRAMは、行アドレスバッファ1、行デコーダ2、メモリセルアレイ3、ビット線負荷回路4、マルチプレクサ5、列アドレスバッファ6、列デコーダ7、センスアンプ8、ラッチ回路9、出力バッファ10、入力バッファ11およびライトドライバ12を備える。

【0025】行アドレスバッファ1は、外部行アドレス信号X0~Xm(ただし、mは0以上の整数である)の増幅信号および反転増幅信号を生成して行デコーダ2に与えられる。列アドレスバッファ6は、外部列アドレス信号Y0~Yn(ただし、nは0以上の整数である)の増幅信号および反転増幅信号を生成して列デコーダ7に与える。

【0026】メモリセルアレイ3は、図2に示すように、複数行複数列(図面および説明の簡単化のために2行2列とする)に配置された複数(図では4つ)のメモリセルMC1~MC4と、それぞれ2行に対応して設けられたワード線WL1、WL2と、それぞれ2列に対応して設けられたビット線対BL1、/BL1;BL2、/BL2とを含む。

【0027】メモリセルMC1は、図3に示すように、

記憶ノードN1、N2、負荷抵抗素子21、22、アクセストランジスタ(NチャネルMOSトランジスタ)23、24およびドライバトランジスタ(NチャネルMOSトランジスタ)25、26を含む。抵抗素子21、22は、それぞれ電源電位VCCのラインと記憶ノードN1、N2との間に接続される。NチャネルMOSトランジスタ25、26は、それぞれ記憶ノードN1、N2と接地電位GNDのラインとに間に接続され、各々のゲートはそれぞれ記憶ノードN2、N1に接続される。NチャネルMOSトランジスタ23、24は、それぞれ記憶ノードN1、N2と対応のビット線BL1、/BL1との間に接続され、各々のゲートはともに対応のワード線WL1に接続される。

【0028】ワード線WL1が選択レベルの「H」レベ ルに立上げられると、NチャネルMOSトランジスタ2 3, 24が導通してメモリセルMC1が活性化される。 書込動作時は、書込データDIに応じてビット線BL 1, /BL1の一方を「H」レベルにし、他方を「L」 レベルにする。たとえばビット線BL1,/BL1をそ れぞれ「H」レベルおよび「L」レベルにすると、Nチ ャネルMOSトランジスタ26が導通して記憶ノードN 2が「L」レベルになり、NチャネルMOSトランジス タ25が非導通になって記憶ノードN1が「H」レベル になる。ワード線WL1を非選択レベルの「L」レベル にすると、NチャネルMOSトランジスタ23,24が 非導通になり、電源電位VCCのラインから負荷抵抗素 子21,22を介して記憶ノードN1,N2に流れる電 流によって記憶ノードN1, N2のレベルが保持され る。

【0029】読出動作時は、ビット線BL1, /BL1 が「H」レベルにプリチャージされた状態でワード線W L1が選択レベルの「H」レベルに立上げられてメモリ セルMC1が活性化される。たとえば記憶ノードN1, N2にそれぞれ「H」レベルおよび「L」レベルが保持 されていたとすると、ビット線/BL1からNチャネル MOSトランジスタ24、記憶ノードN2およびNチャ ネルMOSトランジスタ26を介して接地電位GNDの ラインにコラム電流が流れ、ビット線/BL1の電位が ΔVだけ低下する。ビット線BL1の電位は、Nチャネ ルMOSトランジスタ25が非導通になっているので低 下しない。したがって、ビット線BL1./BL1の電 位を比較することにより、記憶ノードN1、N2のレベ ルすなわち記憶データを読出すことができる。なお、△ Vはビット線振幅と呼ばれ、50~500mV程度に設 定される。他のメモリセルMC2~MC4もメモリセル MC1と同じ構成である。

【0030】図2に戻って、ビット線負荷回路4は、N チャネルMOSトランジスタ4a~4dを含む。NチャネルMOSトランジスタ4a~4dは、それぞれ電源電位VCCのラインとビット線BL1、/BL1、BL 2、/BL2の一方端との間に接続され、各々のゲートはともに電源電位VCCのラインに接続される。電源電位VCCのラインからNチャネルMOSトランジスタ4a~4 dを介してビット線BL1, /BL1, /B

【0031】マルチプレクサ5は、NチャネルMOSトランジスタ5a~5dを含む。NチャネルMOSトランジスタ5a、5bは、それぞれビット線BL1、/BL1の他方端とデータ入出力線IO、/IOの一方端との間に接続され、各々のゲートはともに列選択線CSL1を介して列デコーダ7に接続される。NチャネルMOSトランジスタ5c、5dは、それぞれビット線BL2、/BL2の他方端とデータ入出力線IO、/IOの一方端との間に接続され、各々のゲートはともに列選択線CSL2を介して列デコーダ7に接続される。

【0032】列デコーダ7によってたとえば列選択線CSL1が選択レベルの「H」レベルに立上げられると、NチャネルMOSトランジスタ5a,5bが導通してビット線対BL1、/BL1とデータ入出力線対IO、/IOとが結合される。データ入出力線対IO,/IOの他方端は、センスアンプ8およびライトドライバ12に接続される。

【0033】センスアンプ8は、読出動作時にデータ入出力線対 IO、/IOに現われた微小電位差を増幅してデータバスDBに与える。ラッチ回路9は、データバスDBのレベルをラッチする。出力バッファ10は、読出動作時にデータバスDBのレベルを増幅し読出データDOとして外部に出力する。

【0034】入力バッファ11は、書込動作時に外部から与えられた書込データDIに応じたレベルをデータバスDBに与える。ライトドライバ12は、書込動作時にデータバスDBのレベルすなわち書込データDIに従って、データ入出力線IO、/IOの一方を「H」レベルにし他方を「L」レベルにする。

【0035】図1に戻って、このSRAMは、さらにチップセレクト制御回路13、読出/書込制御回路14、LDTD回路15、ローカルアドレス遷移検出回路(以下、LATD回路と称す)16~19およびタイミングジェネレータ20を備える。

【0036】チップセレクト制御回路13は、外部制御信号/CSに従って内部制御信号を生成し、内部制御信号によって列アドレスバッファ6、列デコーダ7および読出/書込制御回路14を制御する。読出/書込制御回路14は、外部制御信号/WEに従って出力バッファ10および入力バッファ11を制御する。

【0037】LDTD回路15は、外部データDIの遷 移点に応答してワンショットパルスを生成しタイミング ジェネレータ20に与える。LATD回路16~19は、それぞれ、外部制御信号/WE、列アドレス信号Y0~Yn、外部制御信号/CSおよび行アドレス信号X0~Xmの変化点に応答してワンショットパルスを生成しタイミングジェネレータ20に与える。

【0038】タイミングジェネレータ20は、読出/書込制御回路14、LDTD回路15およびLATD回路16~19の出力信号に従って、行デコーダ2、列デコーダ7、センスアンプ8、ラッチ回路9、入力バッファ11およびライトドライバ12を制御する。

【0039】図4は、図1~図3に示したSRAMの読出動作を示すタイムチャートである。図4において、まず外部アドレス信号Ain(X0~Xm, Y0~Yn)が入力され(時刻も0)、アドレスバッファ1,6からデコーダ2,7に内部アドレス信号Aoutが与えられる(時刻も1)。

【0040】外部アドレス信号X0 \sim Xmによって指定されたワード線(たとえばWL1)が行デコーダ2によって選択レベルの「H」レベルに立上げられ(時刻せ2)、ワード線WL1に対応するメモリセルMC1,MC2が活性化される。これにより、4本のビット線BL1,BL2,BL2のうちの2本のビット線(たとえばBBL1,BBL2)の電位がメモリセルMC1,MC2の記憶データに応じて微小量 Δ Vだけ低下する。

【0041】次いで、外部アドレス信号Y $0\sim$ Ynによって指定された列選択線(たとえばCSL1)が列デコーダ7によって選択レベルの「H」レベルに立上げられ、その列選択線CSL1に対応するビット線対BL1、/BL1がデータ入出力線対IO、/IOに結合される。これにより、ビット線BL1、/BL1の電位がそれぞれデータ入出力線IO、/IOの伝達される(時刻t3)。

【0042】次いで、センスアンプ8によってデータ入出力線対IO、/IOの電位差が増幅されてデータバスDBに与えられ(時刻t4)、データバスDBのレベルはラッチ回路9にラッチされる。ラッチ回路9によってラッチされたデータバスDBのレベルは、出力バッファ10によって増幅されて読出データDOとして外部に出力される(時刻t5)。

【0043】書込動作時は、まずデータバスDBが入力バッファ11によって書込データDIに応じたレベルにされ、データバスDBのレベルはラッチ回路9によってラッチされる。次いで、外部アドレス信号Y0~Ynによって指定された列選択線(たとえばCSL1)が列デコーダ7によって選択レベルの「H」レベルに立上げられ、その列選択線CSL1に対応するビット線対BL1、/BL1がデータ入出力線対IO、/IOに結合される。

【0044】次に、データバスDBのレベルすなわち書

込データDIに応じて、ライトドライバ12によって一方のデータ入出力線(たとえばIO)が「H」レベルにされるとTもに他方のデータ入出力線対/IOが「L」レベルにされる。これにより、ビット線BL1が「H」レベルにされるとともに、ビット線/BL1が「L」レベルにされる。

【0045】次いで、外部アドレス信号X0~Xmによって指定されたワード線(たとえばWL1)が行デコーダ2によって選択レベルの「H」レベルに立上げられ、そのワード線WL1に対応するメモリセルMC1、MC2が活性化される。これにより、メモリセルMC1の記憶ノードN1、N2にそれぞれ「H」レベルおよび「L」レベルが書込まれる。ワード線WL1および列選択線CSL1が非活性化レベルの「L」レベルに立下げられてデータの書込が終了する。

【0046】なお、メモリセルMC1は、図3で示した 高抵抗負荷型メモリセルでもよいし、図5に示すような CMOS型メモリセルでもよい。CMOS型メモリセル は、記憶ノードN3, N4、PチャネルMOSトランジ スタ31、32およびNチャネルMOSトランジスタ3 3~36を含む。PチャネルMOSトランジスタ31, 32は、それぞれ電源電位VCCのラインと記憶ノード N3, N4との間に接続され、各々のゲートはそれぞれ 記憶ノードN4,N3に接続される。NチャネルMOS トランジスタ35,36は、それぞれ記憶ノードN3, N4と接地電位GNDのラインとの間に接続され、各々 のゲートはそれぞれ記憶ノードN4, N3に接続され る。NチャネルMOSトランジスタ33,34は、それ ぞれ記憶ノードN3, N4とビット線BL1, /BL1 との間に接続され、各々のゲートはともにワード線WL 1に接続される。書込および読出動作は、高抵抗負荷型 メモリセルと同じである次に、この発明の特徴となるデ ータ書込に関連する部分について詳細に説明する。図6 は、読出/書込制御回路14の構成を示す回路ブロック 図である。図6において、この読出/書込制御回路14 は、NORゲート41、インバータ42~51、フォー ルディレイ回路52およびライズディレイ回路53を含 む.

【0047】NORゲート14は、外部制御信号/WEとチップセレクト制御回路13で生成された内部制御信号/CS、とを受け、その出力信号はインバータ42~46で遅延されて内部制御信号/WE、となる。インバータ44の出力信号は、LATD回路16、フォールディレイ回路52およびライズディレイ回路53に入力される。フォールディレイ回路52は、インバータ44の出力信号の立下がりを所定のフォールディレイ時間だけ遅延させる。フォールディレイ回路52の出力信号は、インバータ47~49で反転されて内部制御信号WE1となる。ライズディレイ回路53は、インバータ44の出力信号の立上がりを所定のライズディレイ時間だけ遅

延させる。ライズディレイ回路53の出力信号は、インバータ50,51で遅延されて内部制御信号/WEi2 となる。

【0048】内部制御信号/CS、が活性化レベルの「し」レベルになると、NORゲート41は信号/WEに対してインバータとして動作し、読出/書込制御回路14が活性化される。内部制御信号WE1は、図10に示すように、信号/WEが「し」レベルに立下がってからフォールディレイ回路52のフォールディレイ時間経過後に「H」レベルに立上がり、信号/WEの立上がりエッジに応答して「し」レベルに立下がる。信号/WE i2は、図10に示すように、信号/WEの立下がりエッジに応答して「し」レベルに立下がり、信号/WEが「H」レベルに立上がってからライズディレイ回路53のライズディレイ時間経過後に「H」レベルに立上がる。

【0049】図7は、タイミングジェネレータ20の構成を示す回路ブロック図である。図7において、このタイミングジェネレータ20は、インバータ60~69、ライズディレイ回路70.1~70.N(ただしNは4以上の整数である),71、NANDゲート72~74およびNチャネルMOSトランジスタ75,76を含む。

【OO50】LDTD回路15から出力された正パルス LDTDとなる。信号/øLDTDは直列接続されたN 段のライズディレイ回路70.1~70.1Nによって 遅延される。ライズディレイ回路70. N-1, 70. Nの出力信号 ϕ N -1, ϕ Nは、それぞれインバータ6 8,63で反転されて信号/ ϕ N-1,/ ϕ Nとなる。 【0051】インバータ61はノードN5とN6の間に 接続され、インバータ62はノードN6とN5の間に接 続される。インバータ61と62は、ラッチ回路を構成 する。NチャネルMOSトランジスタ75,76は、そ れぞれノードN5、N6と接地電位GNDのラインとの LATD1を受ける。信号 φ LATD1は、アドレス信 号X0~Xm, Y0~Ynが変化したときにLATD回 路17,19から出力される正パルス信号である。した がって、書込または読出動作に先立ってNチャネルMO Sトランジスタ76がパルス的に導通し、ノードN5の 電位すなわち信号φαが「H」レベルにリセットされ る。また、書込動作時において信号WE1が活性化レベ ルの「H」レベルになるとNチャネルMOSトランジス タ75が導通して信号φαが「L」レベルになる。

【0052】NANDゲート72は、ライズディレイ回路70.1の出力信号 $\phi1$ とインバー963の出力信号 $/\phi$ Nとを受け、その出力信号はインバー964で反転されてワード線活性化信号WLEとなる。ワード線活性化信号WLEは、信号 $\phi1$ の立上がりエッジに応答して

「H」レベルに立上がり、信号 ϕ Nの立上がりエッジに 応答して「L」レベルに立下がる。ワード線活性化信号 WLEが「H」レベルの期間だけ、ワード線WLが 「H」レベルにされる。

【0053】NANDゲート73は、信号φαとライズディレイ回路70.2の出力信号φ2とインバータ63の出力信号/φNとを受け、その出力信号はインバータ65で反転されてセンスアンプ活性化信号SEとなる。信号SEは、信号WE1が「H」レベルの期間は非活性化レベルの「L」レベルに固定される。信号SEは、信号WE1が「L」レベルの期間において、信号φ2の立上がりエッジに応答して「H」レベルに立上がり、信号φNの立上がりエッジに応答して「L」レベルに立下がる。信号SEが「H」レベルになると、センスアンプ8が活性化される。

【0054】ライズディレイ回路71は、センスアンプ活性化信号SEの立上がりを所定のライズディレイ時間だけ遅延させる。ライズディレイ回路71の出力信号は、インバータ66,67で遅延されて信号RDLとなる。ラッチ回路9は、信号RDLが「H」レベルの期間にデータバスDBのレベルを取込む。信号RDLの立下がりエッジに応答してデータバスDBのレベルがラッチ回路9にラッチされる。

【0055】NANDゲート74は、信号WE1とライズディレイ回路70.1の出力信号φ1とインバータ68の出力信号グロN-1とを受け、その出力信号φbはインバータ69で反転されて信号WDLとなる。信号WDLは、信号WE1が「L」レベルの期間は「L」レベルに固定される。信号WDLは、図10に示すように、信号WE1が「H」レベルの期間において信号φ1の立上がりエッジに応答して「H」レベルに立上がり、信号φN-1の立上がりエッジに応答して「L」レベルに立下がる。ラッチ回路9は、信号WDLが「H」レベルの期間にデータバスDBのレベルを取込む。信号WDLの立下がりエッジに応答してデータバスDBのレベルがラッチ回路9にラッチされる。

【0056】図8は、入力バッファ11の構成を示す回路図である。図8において、この入力バッファ11は、NORゲート80,81、インバータ82~87、NANDゲート88、PチャネルMOSトランジスタ89およびNチャネルMOSトランジスタ90を含む。NORゲート80は、書込データDIおよび信号/WEi2を受け、その出力信号はインバータ82~86を介してNANDゲート88およびNORゲート81の一方入力ノードに入力される。インバータ84の出力信号は、LDTD回路15に与えられる。信号WDLは、NANDゲート88の他方入力ノードに入力されるとともに、インバータ87を介してNORゲート81の他方入力ノードに入力される。PチャネルMOSトランジスタ89は、電源電位VCCのラインとデータバスDBとの間に接続

され、そのゲートはNANDゲート88の出力信号を受ける。NチャネルMOSトランジスタ90は、接地電位GNDのラインとデータバスDBとの間に接続され、そのゲートはNORゲート81の出力信号を受ける。

【0057】信号/WEi2が活性化レベルの「L」レ ベルの期間は、NORゲート80は書込データDIに対 してインバータとして動作する。信号WDLが活性化レ ベルの「H」レベルの期間は、NANDゲート88およ びNORゲート81の各々はインバータ86の出力信号 に対してインバータとして動作する。信号WDLが活性 化レベルの「H」レベルになるのは、信号/WEi2が 活性化レベルの「L」レベルである期間である。したが って、信号WDLが「H」レベルであり、かつデータD Iが「H」レベルの期間は、PチャネルMOSトランジ スタ89が導通しNチャネルMOSトランジスタ90が 非導通になってデータバスDBが「H」レベルになる。 また、信号WDLが「H」レベルであり、かつデータD Iが「L」レベルの期間は、NチャネルMOSトランジ スタ90が導通し、PチャネルMOSトランジスタ89 が非導通になってデータバスDBが「L」レベルにな る。

【0058】図9は、ラッチ回路9の構成を示す回路図である。図9において、このラッチ回路9は、NORゲート91、インバータ92~95およびクロックドインバータ96、97を含み、クロックドインバータ96、97の各々はPチャネルMOSトランジスタ101、102およびNチャネルMOSトランジスタ103、104を含む。

【0059】MOSトランジスタ101~104は、電源電位VCCのラインと接地電位DNDのラインとの間に直列接続される。クロックドインバータ96のMOSトランジスタ102、103のゲートはその入力ノード96aに接続され、そのMOSトランジスタ102、103のドレインはその出力ノード96bに接続される。クロックドインバータ97のMOSトランジスタ102、103のゲートはその入力ノード97aに接続され、そのMOSトランジスタ102、103のドレインその出力ノード97aに接続される。

【0060】NORゲート91は、信号WDL, RDLを受け、その出力信号はインバータ92を介してクロックドインバータ96のNチャネルMOSトランジスタ104のゲートおよびクロックドインバータ97のPチャネルMOSトランジスタ101のゲートに入力されるとともに、インバータ92、93を介してクロックドインバータ96のPチャネルMOSトランジスタ101のゲートおよびクロックドインバータ97のNチャネルMOSトランジスタ104のゲートに入力される。

【0061】クロックドインバータ96の入力ノード96aとクロックドインバータ97の出力ノード97bとは、ともにデータバスDBに接続される。クロックドイ

ンバータ96の出力ノード96bは、クロックドインバータ97の入力ノード97aおよびインバータ94の入力ノード6接続される。インバータ94の出力ノードはインバータ95を介してクロックドインバータ97の入力ノード97aに接続される。

【0062】信号WDLまたはRDLが「H」レベルの期間は、クロックドインバータ96のMOSトランジスタ101、104が導通してクロックドインバータ96が活性化されるとともに、クロックドインバータ97のMOSトランジスタ101、104が非導通になってクロックドインバータ97が非活性化される。これにより、データバスDBのレベルがクロックドインバータ96を介してインバータ94、95からなるラッチ回路に取込まれる。信号WDL、RDLが「L」レベルになると、クロックドインバータ96が非活性化されるとともにクロックドインバータ97が活性化され、インバータ94、95にラッチされたレベルがクロックドインバータ97を介してデータバスDBに与えられる。したがってデータバスDBは、信号WDLまたはRDLが「L」レベルに立下がる際のレベルにラッチされる。

【0063】図10は、図6~図9で示したデータ書込に関連する部分の動作を示すタイムチャートである。ある時刻に信号/WEが活性化レベルの「L」レベルに立上がると、まず信号/WEi2が活性化レベルの「L」レベルに立下がり、次いで信号WE1が活性化レベルの「H」レベルに立上がる。信号/WEi2が「L」レベルになると図8の入力バッファ11において書込データDIの入力が可能になり、信号WE1が「H」レベルになると図7のタイミングジェネレータ20において信号WDLの出力が可能となる。

【0064】次に、書込データDIが入力されるとLDTD回路15から正パルス信号 ϕ LDTDが出力され、正パルス信号 ϕ LDTDはインバータ60で反転されて負パルス信号 ϕ LDTDとなる。信号 ϕ LDTDの立上がりは、ライズディレイ回路70.1~70.Nによって順次遅延される。ライズディレイ回路70.1~70.Nの出力信号 ϕ 1~ ϕ Nのパルス幅は、順次大きくなる。信号WDLは、信号WE1と信号 ϕ 1と信号 ϕ N-1の論理積信号となり、信号 ϕ 1の立上がりエッジに応答して「H」レベルに立上がり、信号 ϕ N-1の立上がりエッジに応答して「L」レベルに立下がる。

【0065】信号WDLが「H」レベルに立上がると書込データDIが入力バッファD1を介してデータバスDBに与えられ、信号WDLの立下がりエッジに応答してデータバスDBのレベルがラッチ回路9によってラッチされる。

【0066】この実施の形態のSRAMでは、信号WD しが「し」レベルに立下がると外部書込データDIはデータバスDBに入力されなくなるので(図8参照)、信号WDLの立下がりエッジとデータD、/Dの遷移点と の間の時間がデータホールド時間のマージンThmとなる。また、データセットアップ時間のマージンTsmは、信号WDLの立上がりエッジから信号/WEの立上がりエッジまでの時間である。したがって、データホールド時間のマージンThmとデータセットアップ時間のマージンTsmを別々に設定でき、従来のようにThmとTsmのうちの一方を大きくすると他方が小さくなることがないので、ThmとTsmの両方を大きく設定することができる。

【0067】なお、この実施の形態では、入力データDIの遷移点に応答して生成される信号 φ LDTDに基づいて信号WDLを生成したが、外部制御信号 / WEの立下がりエッジに応答して生成される信号 φ LATDに基づいて信号WDLを生成してもよい。

【0068】また、ラッチ回路9については、従来と同様に信号φWE1、RDLで制御してもよい。

【0069】[実施の形態2]図11は、この発明の実施の形態2によるSRAMの要部を示す回路ブロック図であって、図2と対比される図である。

【0070】図11を参照して、このSRAMが実施の形態1のSRAMと異なる点は、データバスDBがライトデータバスWDBとリードデータバスRDBに分割され、ラッチ回路9がラッチ回路110で置換されている点である。ライトデータバスRDBは入力バッファ11とライトドライバ12の間に接続され、リードデータバスRDBはセンスアンプ8と出力バッファ10との間に接続される。

【0071】ラッチ回路110は、図12に示すように、インバータ111~116およびクロックドインバータ117~120を含む。クロックドインバータ117~120の各々は、図9で示したクロックドインバータ96、97と同じ構成である。信号RDLは、インバータ113を介してクロックドインバータ117のPチャネルMOSトランジスタ101のゲートに入力されるとともに、クロックドインバータ117のNチャネルMOSトランジスタ104に直接続入力される。信号WDLは、インバータ114を介してクロックドインバータ118のPチャネルMOSトランジスタ101のゲートに入力されるとともに、クロックドインバータ118のNチャネルMOSトランジスタ104に直接入力される。

【0072】信号SEは、インバータ115を介してクロックドインバータ119のNチャネルMOSトランジスタ104のゲートに入力されるとともに、クロックドインバータ119のPチャネルMOSトランジスタ101のゲートに直接入力される。信号WDLは、インバータ116を介してクロックドインバータ120のNチャネルMOSトランジスタ104のゲートに入力されるとともに、クロックドインバータ119のPチャネルMOSトランジスタ101のゲートに直接入力される。

【0073】インバータ111と112は、逆並列に接 続されてラッチ回路を構成する。クロックドインバータ 117, 118の入力ノード117a, 118はそれぞ れリードデータバスRDBおよびライトデータバスWD Bに接続され、各々の出力ノードはともにインバータ1 11の入力ノードに接続される。クロックドインバータ 119,120の入力ノード119a,120aはとも にインバータ112の出力ノードに接続され、各々の出 カノード1196、1206はそれぞれリードデータバ スRDBおよびライトデータバスWDBに接続される。 【0074】読出動作時は、まずセンスアンプ活性化信 号SEが活性化レベルの「H」レベルになってセンスア ンプ8が活性化され、リードデータバスRDBがセンス アンプ8によって「H」レベルまたは「L」レベルにさ れる。次いで信号RDLが活性化レベルの「H」レベル になってクロックドインバータ117が活性化され、リ ードデータバスRDBのレベルがクロックドインバータ 117を介してインバータ111,112からなるラッ チ回路に伝達される。次いで信号SE、RDLが非活性 化レベルの「L」レベルになると、クロックドインバー タ117が非活性化されるとともにクロックドインバー タ119が活性化され、インバータ111,112から なるラッチ回路にラッチされていたレベルはクロックド インバータ119を介してリードデータバスRDBに伝 達される。

【0075】書込動作時は、信号WDLが活性化レベルの「H」レベルになると書込データDIが入力バッファ11を介してライトデータバスWDBに与えられる。同時にクロックドインバータ118が活性化されるとともにクロックドインバータ120が非活性化され、ライトデータバスWDBのレベルがクロックドインバータ118を介してインバータ111、112からなるラッチ回路に伝達される。次いで信号WDLが非活性化レベルの「L」レベルになると、クロックドインバータ118が非活性化されるとともにクロックドインバータ120が活性化され、インバータ111、112からなるラッチ回路にラッチされていたレベルがクロックドインバータ120を介してライトデータバスWDBに伝達される。【0076】この実施の形態でも、実施の形態1と同じ効果が得られる。

[実施の形態3]図13は、この発明の実施の形態3によるSRAMのタイミングジェネレータ121の構成を示す回路ブロック図であって、図7と対比される図である。

【0077】図13を参照して、このタイミングジェネレータ121が図7のタイミングジェネレータ20と異なる点は、インバータ122、123およびNANDゲート124が追加されている点である。ライズディレイ回路70、N-2の出力信号 ϕ N-2は、インバータ122で反転されて信号 ϕ N-2となる。NANDゲー

ト124は、信号/øN-2、/ø1、WE1を受け、その出力信号はインバータ123で遅延されて信号WDL1となる。信号WDL1は、信号WDLの代わりにラッチ回路9に入力される。インバータ69の出力信号WDL2は、信号WDLの代わりに入力バッファ11に入力される。

【0078】信号 ϕ N-2は、図14に示すように、ライズディレイ回路 $70.1\sim70.N-2$ によって信号/ ϕ LDTDの立上がりを遅延させた信号である。信号 ϕ N-1は、信号 ϕ N-2の立上がりをライズディレイ回路70.N-1によって遅延させた信号である。信号WDL1、WDL2は、ともに信号 ϕ 1の立上がりエッジに応答して「H」レベルに立上がり、それぞれ信号 ϕ N-2、 ϕ N-1の立上がりエッジに応答して「L」レベルに立下がる。

【0079】この実施の形態では、データバスDBのレベルをラッチ回路9にラッチさせた後に入力バッファ11を非活性化させるので、十分なマージンを持ってラッチ回路9のデータを書換えることができる。

【0080】[実施の形態4]図15は、この発明の実施の形態4によるタイミングジェネレータ131の構成を示す回路ブロック図であって、図7と対比される図である。

【0081】図15を参照して、このタイミングジェネレータ131が図7のタイミングジェネレータ20と異なる点は、ライズディレイ回路132、133が追加され、3入力NANDゲート74が2入力NANDゲート134で置換されている点である。ライズディレイ70.N-1の出力信号のN-1は、インバータ68およびライズディレイ回路132、133を介してNANDゲート134の一方入力ノードに入力される。信号WE1は、NANDゲート134の他方入力ノードに入力される。NANDゲート134の出力信号は、インバータ69で反転されて信号WDLとなる。正パルス信号/のN-1の立上がりがライズディレイ回路132、133で遅延されて信号WDLが生成される。

【0082】この実施の形態でも、実施の形態1と同じ効果が得られる。図16は、実施の形態4の変更例となるタイミングジェネレータ135の構成を示す回路ブロック図である。図16において、このタイミングジェネレータ135では、図15のタイミングジェネレータ136にインバータ136、137、ライズディレイ回路138、139およびNANDゲート140が追加される。ライズディレイ回路70、N-2の出力信号のN-2は、インバータ136およびライズディレイ回路138、139を介してNANDゲート140の一方ノードに入力される。信号WE1は、NANDゲート140の出力信号は、インバータ137で反転されて信号WDL1となり、信号WDLの代わりにラッチ回路9に与えら

れる。インバータ64の出力信号WDL2は、信号WD Lの代わりに入力バッファ11へ入力される。

【0083】この変更例でも、実施の形態3と同じ効果が得られる。

[実施の形態5]図17は、この発明の実施の形態5によるSRAMの入力バッファ141の構成を示す回路ブロック図であって、図8と対比される図である。

【0084】図17を参照して、この入力バッファ14 1が図8の入力バッファ11と異なる点は、インバータ 84の出力ノードとインバータ85の入力ノードとの間 にボウスディレイ回路142が介挿されている点であ 2

【0085】信号WDLは、図10で示したように、信号WE1よりも速く立下がるように設定される。ディレイ回路のディレイ時間は図22で示したように電源電圧VCCが低くなると急激に大きくなるため、低電源電圧VCCでは図18に示すように信号/øLDTD、øN-1のパルス幅が広くなり、信号WDLは信号WE1と同時に立下がる。このままではデータホールド時間のマージンThmは0になってしまうので、この実施の形態の入力バッファ141では低電源電圧VCC時におけるデータホールド時間のマージンThm/を確保するためボウスディレイ回路142が設けられている。電源電圧VCCが高い場合は、図10で示したように、信号WDLの立下がりエッジとデータD、/Dの遷移点との間の時間がデータホールド時間のマージンThmとなる。

【0086】なお、今回開示された実施の形態はすべて の点で例示であって制限的なものではないと考えられる べきである。本発明の範囲は上記した説明ではなくて特 許請求の範囲によって示され、特許請求の範囲と均等の 意味および範囲内でのすべての変更が含まれることが意 図される。

[0087]

【発明の効果】以上のように、請求項1に係る発明で は、外部制御信号の前縁または外部データの遷移点に応 答して第1の制御信号の前縁を出力し、外部制御信号の 後縁が入力される前に第1の制御の信号の後縁を出力す る制御信号発生回路と、第1の制御信号の前縁が出力さ れてから後縁が出力されるまでの期間に外部データをデ ータバスに伝達させる入力バッファとが設けられる。し たがって、データホールド時間のマージンは第1の制御 信号の後縁が出力されてから外部データの入力が停止さ れるまでの期間となり、データセットアップ時間のマー ジンは第1の制御信号の前縁が入力されてから外部制御 信号の後縁が入力されるまでの期間となる。このため、 データホールド時間のマージンとデータセットアップ時 間のマージンとのうちの一方を大きくしても他方は小さ くなることはないので、データホールド時間のマージン とデータセットアップ時間のマージンの両方を十分に大 きくすることができる。

【0088】請求項2に係る発明では、請求項1に係る発明の制御信号発生回路は、外部制御信号の前縁または外部データの遷移点に応答して予め定められたパルス幅の第1の信号を出力する第1の信号発生回路と、外部制御信号の前縁または外部データの遷移点に応答して第1の信号よりも広いパルス幅の第2の信号を出力する第2の信号発生回路と、第1の信号の後縁に応答して第1の制御信号の前縁を出力し、第2の信号の後縁に応答して第1の制御信号の後縁を出力する第3の信号発生回路とを含む。この場合は、制御信号発生回路を容易に構成できる。

【0089】請求項3に係る発明では、請求項1に係る発明の制御信号発生回路は、外部信号の前縁または外部データの遷移点に応答して予め定められたパルス幅の第1の信号を出力する信号発生回路と、第1の信号の後縁を予め定められた第2の時間だけ遅延させて第2の信号を生成する第1の遅延回路と、第2の信号の前縁を予め定められた第3の時間だけ遅延させて第1の制御信号を生成する第2の遅延回路とを含む。この場合は、制御信号発生回路を容易に構成できる。

【0090】請求項4に係る発明では、請求項1から3のいずれかに係る発明の入力バッファは、外部データを予め定められた時間だけ遅延させてデータバスに伝達させる。この場合は、半導体記憶装置が低電源電圧で駆動された場合でも、データホールド時間のマージンを確保することができる。

【0091】請求項5に係る発明では、請求項1から4のいずれかに係る発明に、データバスに接続され、第1の制御信号の後縁に応答してデータバスのデータをラッチするラッチ回路がさらに設けられる。この場合は、入力バッファを非活性化させた後もデータバスのデータを保持することができる。

【0092】請求項6に係る発明では、請求項1から4のいずれかに係る発明の制御信号発生回路は、さらに、外部制御信号の前縁または外部データの遷移点に応答して第1の制御信号よりも狭いパルス幅の第2の制御信号を出力し、第2の制御信号の後縁に応答してデータバスのデータをラッチするラッチ回路がさらに設けられる。この場合は、入力バッファを介してデータバスに伝送されたデータを十分なマージンをもって確実にラッチすることができる。

【0093】請求項7に係る発明では、請求項1から6のいずれかに係る発明のデータバスは、データの書込に用いられるライトデータバスであり、データの読出に用いられるリードデータバスがさらに設けられる。この場合は、より安定して読出/書込動作を行なうことができる。

【図面の簡単な説明】

【図1】 この発明の実施の形態1によるSRAMの全体構成を示すブロック図である。

【図2】 図1に示したSRAMの要部を示す回路ブロック図である。

【図3】 図2に示したメモリセルの構成を示す回路図である。

【図4】 図1~図3に示したSRAMの読出動作を示すタイムチャートである。

【図5】 実施の形態1の変更例を示す回路図である。

【図6】 図1に示した読出/書込制御回路の構成を示す回路ブロック図である。

【図7】 図1に示したタイミングジェネレータの構成 を示す回路ブロック図である。

【図8】 図1に示した入力バッファの構成を示す回路 図である。

【図9】 図1に示したラッチ回路の構成を示す回路図である。

【図10】 図6~図9に示したデータ書込に関連する 部分の動作を示すタイムチャートである。

【図11】 この発明の実施の形態2によるSRAMの要部を示す回路ブロック図である。

【図12】 図11に示したラッチ回路の構成を示す回路図である。

【図13】 この発明の実施の形態3によるSRAMのタイミングジェネレータの構成を示す回路ブロック図である。

【図14】 図13に示したタイミングジェネレータの動作を示すタイムチャートである。

【図15】 この発明の実施の形態4によるSRAMのタイミングジェネレータの構成を示す回路ブロック図である。

【図16】 実施の形態4の変更例を示す回路ブロック 図である。

【図17】 この発明の実施の形態5によるSRAMの 入力バッファの構成を示す回路ブロック図である。

【図18】 図17で説明したSRAMの書込動作を示すタイムチャートである。

【図19】 従来のSRAMの入力バッファの構成を示す回路ブロック図である。

【図20】 図19で示したデータバスに接続されるラッチ回路の構成を示す回路図である。

【図21】 図19および図20で説明したSRAMの書込動作を示すタイムチャートである。

【図22】 図19に示したボウスディレイ回路のディレイ時間の電源電圧依存性を示す図である。

【図23】 図19~図22で説明したSRAMの問題点を説明するためのタイムチャートである。


【符号の説明】


1 行アドレスバッファ、2 行デコーダ、3 メモリセルアレイ、4 ビット線負荷回路、4a~4d、5a~5d、23~26、33~36、75、76、90、103、104、162、183、184 Nチャネル


MOSトランジスタ、5 マルチプレクサ、6 列アドレスバッファ、7 列デコーダ、8 センスアンプ、9.110.176 ラッチ回路、10 出力バッファ、11.141.150 入力バッファ、12 ライトドライバ、13 チップセレクト制御回路、14 読出/書込制御回路、15 LDTD回路、16~19 LATD回路、20,121,131,135 タイミングジェネレータ、21,22負荷抵抗素子、31,32,89,101,102,161,181,182P チャネルMOSトランジスタ、41,80,81,91,151,152,171 NORゲート、42~51,60~69,82~87,92~95,111~1


16.122,123,137,153~158,17 2~175 インバータ、52 フォールディレイ回路、53,70.1~70.1N,71,132,13 3.138,139 ライズディレイ回路、72~7 4.88,124,134,140,160 NAND ゲート、96,97,117~120,176,177 クロックドインバータ、142,159 ボウスディレイ回路、MC メモリセル、WL ワード線、BL, /BL ビット線対、CSL列選択線、IO,/IO データ入出力線対、DB データバス、WDB ライト データバス、RDB リードデータバス。

[図1] [図3]












【図7】







【図13】




【図14】







【図15】




【図16】




【図18】



【図19】



【図21】



【図23】

